(디버깅) PCIe 통신이 안잡힐 때

* XMC SDLC 보드가 CPB에선 인식이 되고, VPX6C5에선 인식이 안되는 상황.

 

1. XMC REF_CLK 측정

- XMC SDLC 보드에 100M 클럭을 보내주는지 확인

측정결과) 이상없음, 100M 측정됨

- XMC SDLC 보드에 들어오는 XMC_REFCLK (HCSL) 와 FPGA_REF_CLK (LVDS) 확인

측정결과) 이상없음, HCSL (0~0.75V), LVDS (1.0~1.4V) 측정됨

 

2) CLK 타이밍 측정

- REF CLK -> DONE 신호 -> RESET 신호의 순서인지 확인

측정결과) REF CLK -> DONE 신호 -> RESET 신호의 순서 확인

 

3) 터미네이션 저항 (종단저항) 바꾸기

이전에 설계한 보드들을 참고하여 터미네이션 저항 값 바꾸기 (REF_CLK 단에 Cap 도 달아본다)

적용 결과) 저항값을 이리저리 바꿔봐도 결과 동일함. (Cap은 0.1uF 적용 했는데도 동일한 증상) 

 

4) CPB(되는 보드) 와 VPX6C5 (안되는 보드) FPGA 에서 나오는 PCIe Data Line 확인

VPX6C5 - Rx0번이 PICe SW 31번에 연결되어 있다.

Rx0 이 FPGA Rx0 에 연결 되어있다.

확인결과)Rx, Tx 데이터 라인 동일 하지 않다는 것을 확인(Lane Reversal) , FPGA Logic 수정으로 FPGA 에서 거꾸로 받는 것으로 수정함 => PCIe 잡힘 

 

결론) FPGA 와 연결되는 데이터라인이 거꾸로 되어 있었음